CS2000  时钟发生器和乘法器抖动降低解决方案

Cirrus Logic CS2000 的独特之处在于时钟发生器和时钟倍增/抖动降低的时钟频率合成器（清理），以强大势头进入时钟 IC 市场。基于独特的混合模数锁相环，CS2000 为系统设计者提供了一种无与伦比的解决方案，可解决时钟发生器和倍增/抖动降低的复杂挑战。

CS2000 产品系列成员因其控制方式和/或硬件模式配置而脱颖而出。CS2000-CP 通过 IC / SPI 控制端口进行控制，并支持 CS2000 的全部功能。CS2000-OTP 通过三个模式管脚在硬件模式中进行控制。八个可选模式的功能由用户通过一次性可编程功能定义和配置。

CS2000 是一个正在成长的产品系列，它基于 CS2000，由 Cirrus Logic 配置，支持普通系统要求。请联系 Cirrus Logic 获取 CS2x00 的出厂配置，以支持您的特殊要求。

CS2000特点：

高性能模拟/数字锁相环

时钟倍增/抖动降低

从抖动或间歇的 50 Hz 到 30 MHz 时钟源生成 6 – 75 MHz 的低抖动输出时钟

时钟发生/频率合成

生成相对于 8 – 75 MHz 基准时钟的 6 – 75 MHz 低抖动时钟

高精确的 PLL 倍增因子

错误低于 1 PPM

灵活的控制选项

一次性可编程配置的硬件模式

IC / SPI 控制端口

可配置的辅助输出

缓冲基准时钟

PLL 锁指示

次要 PLL 输出

缓冲版本 CLK_IN

灵活的基准时钟源

外部振荡器或时钟源

支持廉价的本地晶振

要求的电路板空间最小

无需外部模拟环路滤波器元件

采用 10 针 MSOP 封装

CS2300 采用内部 LCO，而非基准时钟

CS2200 是一个子集，具有时钟生成功能

CS2100 也是一个子集，具有时钟倍增功能

CS2000均从Cirrus代理或经过认证的可靠渠道采购，长期充足现货，确保原装正品！