Silicon Labs今天宣布推出PCIExpress(PCIe)Gen1/2/3扇出缓冲器，此产品为包括服务器、存储器和交换机在内的数据中心应用而设计。针对当今领先的x86主板和服务器系统，新型的Si5310x/11x/019 PCIe缓冲器是业内最高能效的扇出缓冲器，有效扩展了Silicon Labs不断壮大的PCIe计时产品线。凭借灵活的输出数量选项，新型的PCIe缓冲器能够完整满足98%的基于x86的服务器/存储器主板设计需求。
多年以来，数据中心设备制造商不得不在有限的供应商中选择通过主要x86CPU和芯片组供应商认证的PCIeGen3缓冲器。这些传统的PCIe缓冲器通常基于十分耗电的恒流输出技术，每个输出至少需要4个片外终端电阻器以及一个参考电阻器，增加了物料清单(BOM)成本。随着能耗和散热成本逐渐成为数据中心设计的关键所在，开发人员越来越倾向于寻求那些既能提供最大能源效率，又符合严格的x86主板规格的计时产品。SiliconLabs的Si5310x/11x/019系列产品能够为设备制造商提供低功耗、标准兼容的PCIe缓冲器产品，这些产品不仅通过了主要x86 CPU和芯片组供应商的认证，而且也获得强大的技术支持。
超过90%以上的现有主板设计依旧采用基于恒流输出技术的PCIe缓冲器。为了满足这些现有市场的需求，SiliconLabs新型Si53019PCIe恒流缓冲器提供了一个完全认证的直接替换兼容解决方案，并且与传统解决方案相比，能耗减少30%。
为了进一步降低功耗，SiliconLabs的Si5310x和Si5311x器件使用创新的推挽输出架构，可提供业界最低能耗的PCIe缓冲器系列产品。这些器件比恒流缓冲器减少60%的功耗，同时减少每路输出所需的片外电阻器，显著的减少了片外器件数量，简化了印刷电路板(PCB)的设计。例如，通过使用SiliconLabs的19路输出的Si53119推挽缓冲器代替传统的恒流器件，开发人员能够节省将近1W的能耗，并且减少了39个片外器件。
针对采用新型基于ARM匀漀C的超大规模服务器和存储市场的系统设计，SiliconLabs的Si5310x和Si5311x推挽输出芯片也是最佳的PCIe计时解决方案。与基于x86的设计相似，应用于服务器和存储设备的基于ARM的SoC平台，使用PCIe作为主要的系统数据总线和互连方式。随着系统级能效逐渐成为超大规模架构的关键所在，采用推挽输出的新型Si5310x和Si5311x器件便成为了服务器和存储平台设计的理想选择(无论其采用何种CPU架构)。
除了考虑能耗之外，数据中心设备的制造商也面临着保持信号完整性的挑战，因为通常需要在长达60英寸的电路板之间传输时钟信号。在如此长的距离中，PCIe时钟的上升和下降时间将延长并变慢，这也导致抖动性能降低，系统丢包率升高。SiliconLabs的PCIeGen3缓冲器设计旨在能够提供长距离时钟信号传输，同时保持兼容标准的PCIe上升和下降时间规格，从而防止抖动增加和丢包率上升。
SiliconLabs的新型PCIe缓冲器系列产品支持6、8、12、15、19路输出，同时具有恒流和推挽输出缓冲器，这使得开发人员能够为每个应用定制最佳的计时解决方案。SiliconLabs的芯片与传统PCIe缓冲器引脚和功能兼容，凭借增强能源效率、信号完整性和抖动性能，可提供给开发人员最优秀的可选方案。